(9) 日本国特許庁 (JP)

①特許出願公開

⑫公開特許公報(A)

昭59—198594 √

⑤ Int. Cl.³
G 11 C 11/34

識別記号 101 庁内整理番号 8320—5B **匈公開** 昭和59年(1984)11月10日

発明の数 1 審査請求 未請求

(全 8 頁)

69半導体メモリ装置

②特

願 昭58-74257

②出 願 昭58(1983) 4 月25日

@発 明 者 宮本博司

伊丹市瑞原4丁目1番地三菱電

機株式会社エル・エス・アイ研 究所内

切出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2

番3号

個代 理 入 弁理士 大岩増雄

外2名

明 和 魯

1. 発明の名称

半導体メモリ装置…

2. 特許請求の範囲

(1)複数のメモリセルギャパンタと、このメモリセルキャパンタに入出力できる第1のピット線と、メミーセルキャパシタと、このダミーセルキャパシタに入出力できる第2のピット線と、これら第1かよび第2のピット線を入出力とするセンスアンプと、前記ダミーセルギャパシタをブリチャージする絶縁ゲート電界効果トランジスタとを有する半導体メモリ装置において、前記ブリチャージ電位を制御する手段を有することを特徴とする半導体メモリ装置。

(2) ブリチャージ電位を制御する手段は、ドレインがダミーセルキャパシタの出力側に接続され、ゲートはクロック電圧が印加される絶縁ゲート電界効果トランジスタのソースに制御電圧が印加されることを特徴とする特許請求の範囲第1項記載の半導体メモリ装置。

(3) 絶縁ゲート電界効果トランジスタのソースに接続されたパッドから制御電圧が印加されることを特徴とする特許請求の範囲第2項記載の半導体メモリ装置。

(4) 絶録ゲート電界効果トランジスタのソースに 抵抗を介して接続されたパッドから制御電圧が印 加されることを特徴とする特許請求の範囲第2項 記載の半導体メモリ装置。

(5) 絶様ゲート電界効果トランジスタのソースは 接地電位に接続されると共にパッドから制御電圧 が印加されることを特徴とする特許請求の範囲第 2項記載の半導体メモリ装置。

3. 発明の詳細な説明

〔発明の技術分野〕

本発明は半導体メモリ装置に関し、特にノイズマージンが容易に測定できるダイナミンク RAM に関する。

〔従来技術〕

従来のダイナミック RAMの構成について128 リフレッシュ方式の64キロピツトダイナミック RAMを例にとり、その中の1個のセンスアンプ 周辺の築価回路図である第1図により説明する。

図中の絶様ゲート電界効果トランジスタはすべてNチャンネルエンハンスメント形とする(以下FETと称す)。

図において、メモリセル(1)はメモリセルキャバシタ(1a)とFET(1b)とによつて構成され、メモリセルキャパシタ(1a)の一方の電極は 冠源 冠圧(Vec)に接続され、もう一方の電極は接続点(1c)(以下ノードと称す)に接続され、ノード(1c)はさらにFET(1b)のソースが接続されている。FET(1b)のドレインはピット線(BL1)に、ゲートはワード線(WL1)に接続されている。他のメモリセルも同様に構成され、メモリセル(1)~60がピット線(BL1)に、メモリセル(28)がピット線(BL1)に、メモリセル(28)がピット線(BL1)に、メモリセルに1本ずつ接続されている。ダミーセル(129)はダミーセルキャバシタ(129a)とFET(129b)とによつて構成され、ダミーセルキャバシタ(129a)の一方の電極は、メモリセルキャ

およびノード(137) に接続され、ノード(136) は さらに FET (135)の ゲート, ピット艅(BL,), FE T(138)のソースに接続され、ノード(137)は FET(134)のゲート、ピット線(BLz), FET (139)のソースに接続されている。FET (134), (135) のソースは共通になりノード(141) に接続 されている。FET (138) および (139)のゲートは 共通になりクロック電圧(62)が印加され、ドレイ ンも共通になりクロック電圧(4.)が印加されてい る。又、ノード(141)には FET(142)のドレイン が接続され、FET(142)のゲートにはクロック電 圧(4.)が印加され、ソースは接地電位(Vas)に接 続されている。FET(143)はドレインにピット線 (BL,)が、ソースに入出力線(^I/0)線が接続され、 ゲートにはクロック電圧が印加されて、ピット線 (BL,)と入出力線(1∕0)をオン、オフするように たつている。

次に第1図の回路について、読み出し時の動作

バシタ(1a)~(128a)の一方の電極および他のダミーセルキャパシタ(130a)の一方の電極と共に電源電圧(Vee)に接続されている。ダミーセルキャパシタ(129a)の他方の電極はノード(129c)に接続され、ノード(129c)はさらにFET(129b)のソースが接続されている。FET(129b)のドレインはピット線(BL,)に、ゲートはダミーワード線(DWL,)に接続されている。

グミーセル (130) もダミーセル (129) と同様に 構成され、ピット額 (BL_z)とダミーワード額(DWL_z) に接続されている。

なお、ダミーセルキャパシタの面積はメモリセ ルキャパシタの約半分であるのが一般的である。

FET(131),(132)のドレインはノード(129c) およびノード(130c)に接続され、ゲートは共通の クロック(4,)が印加され、ソースは共通になつて ノード(140)に接続され、ノード(140)は接地電 位(Ves)に接続されている。(133)はセンスアン プであり、フリンプフロンブを構成する FET (134)および(135)のドレインが各々ノード(136)

を第2図及び第3図を用いて説明する。

第2図の時刻(to)において第2図(c)で示す d。 以外のクロック電圧は全て「L」レベル(Vss と 同じ)である。ととで 4g は常に 電源電圧(Vec) にほぼ等しい電位を保つクロック電圧である。 次に時刻(t,)で第2図(a)および(b)で示すが、およ びozが「H」レベルになると、ozが「H」レベル になることによりFET(138),(139)が共にオン する。 タェはVcc + VTHI 以上に昇圧されているの で第2図(g)に示すピット線(BL,),(BL,)はø, に等しい電位、すなわち、ほぼ電源電圧(Vec)に ブリチャージされる。ことでVTHIはFET (138), (139) のしきい値電圧である。又、 o, が「H」レ ベルになつたことにより FET (131), (132) がオ ンしてノード(129c),(130c)は放電され、ダミー セルキャパシタ(129s),(130s)は接地間位(Vss) にブリチャージされる。時刻(t,)でゟ;およびゟ; が「L」レペルになるとブリチャージ期間が終了 する。今、メモリセルキャパシタ(1a)に「H」レ ベルが書き込まれていて、これを読み出す場合を

考える。時刻(ta)において、128本のワード線 (WL,)~(WE,ze)のりちから図示しないデコー ダによつて選択された 1 本のワード線 (WL,)が第 2図(d)に示すように「H」レベルになり、同時に 反対側のダミーワード線 (DWL,)が第2図(e)に示 **すように「H」レベルになる。とこで、ワード顔** (WL,)とダミーワード線 (DWLz)は共に Vce + V7H2 以上に昇圧されているので、ノード(le)と ピット線(BL,)およびノード(130c)とピット線 (BL₂)の配位は平均化される。また、VTH2はFE Т(1ы),(130ы)のしきい値電圧である。ピット線 (BL,)のプリチャージ電位はほぼ電源電圧(Vec) であり、メモリセルキヤバシタ(1a)化 電源電圧 (Vec)で「H」レペルが容を込まれているので、 時刻(t,)において第3図(a)および(b)に示すように ピット線(BL,)の電位変化はない。一方ピット線 (BL,)もほぼ電源電圧(Vcc)にプリチャージされ、 ダミーセルキャパシタ(130s) は接地電位(V=s)に プリチャージされているので、ダミーワード線 (DWL:)が「H」レベルにをると第3図(b)に示す

ようにピット線(BL,)の電位は AVDだけ下がる。 このときのピット線(BL,)とピット線(BL,)の 電位差 (△VH)がセンスアンプ (133)の入力となる。 時刻(t,)で ó。が第2図(f)で示すように「H」レ ベルになるとFET(142)がオンしてセンスアンプ (133) が勁作する。 F E T (134), (135) は特性を 等しく形成されているので、ピット憩(BLz)の/ ード(137)に比ベビット額(BL,)のノード(136) の冤位がムVH だけ高い場合、FET(134)に比べ FET (135)の方が強くオンする。この結果、ノー ド(137)の電位は放電されて第2図(g)の点線で示 すよりに接地冠位(Vss)になる。 すなわちピット 線(BL,)が「H」レベルとなりピット線(BL2)が 「L」レベルとなる。次に、時刻(ts)にφs が第 2 図(b)に示すように「H」レペルになり、ピント 線(BL1)が入出力線(I/O)に、ピット線(BL1) が入出力線(1/0)に導通されて入出力線(1/0) に「H」レベルが、入出力線(I/O)に「L」レベ ルが銃み出される。時刻(to)に ø。以外のすべて のクロック電圧が「L」レベルになり腕み出し勁

作が終了する。

次に、メモリセル(1)に審を込まれたデータが「L」レベルの場合には、時期(to)にかけるノード(Je)の電位が接地電位(Vas)であるので、時期(ta)でワード線(WL,)が「H」レベルになりノード(Ie)とピット線(BL,)の電位が平均化されると、第3図(e)に示すようにピット線(BL,)の電位がムVii だけ下がる。ピット線(BL,)の電圧低下はメモリセル(I)のデータが「H」レベルの場合と変らずムVii であり、このときのピット線(BL,)とピット線(BL,)の電位差(ムVii)がセンスアンブ(133)の入力になる。ダミーセルキャバシタの両機はメモリセルキャバシタの約半分に作られているのでムVii はムVii よりも大きい。したがつて、この場合にはピット線(BL,)が「H」レベルとなる。

とのような腕み出し動作において、メモリセル に審き込まれたデータが「H」および「L」レペ ルであるときのピット線(BL,)と(BL₂)の電位 芝(ムVH)および(ムVI)が大きい怪ど腕み出し効作 は確実になる。従来、AVLのノイズマージンは電 Eパンプテストなどにより比較的簡単に測定する ことができた。なお、電圧パンプテストとは、容 き込み時に通常の電源電圧(Vec)で含き込み、院 み出し時には電源電圧をVec よりも上げて説み出 すことにより AVLのノイズマージンが測定でき るテストである。

一方、△VB のノイズマージンはリフレッシュテストにより測定できるが、これは手間のかかるテストであり、簡単なテスト方法は現在見当らない。なお、リフレッシュテストとは、メモリセルに「H」レベルを含き込んで一定時間ボーズした後に統み出してとのときのボーズ時間を観定するテストであり、ボーズ時間中に無励起されたであり、ボース時間中に無励起されたであり、ボーズの過程から明らかなようになるエラーが起る。この過程から明らかなようになり、ロッシュテストは高温で行うほど電子が融励起され易く、テスト時間が短くなり、室温では長時間かかつてしまり。

以上述べてきたように、従来の半導体メモリ装

配では△VH のノイズマージンを簡単にテストできないという欠点があつた。

〔発明の概要〕

本発明はこのような従来の欠点に鑑みてなされたもので、ダミーセルキャパシタのブリチャージ 電位を制御する手段を設けることにより AVHのノ イズマージン測定を容易にすることにある。

(発明の奥施例)

次に本発明の一実施例について、第2図、第4図、第5図を用いて説明する。 なお第4図において、第1図と同一部分には同符号を付してあり、その説明は省略する。第4図において、(146)はノード、(147)はN+拡散層によつて形成された抵抗、(148)はノードであつて、ノード(148)は図示しない配線によつて図示しないベッドに接続されており、とのペッドを介してノード(148)に正の電圧(VD.)が印加されている。

先ず、第2図に示す時刻(t,)において、ø,が 「H」レベルになるとFET(131),(132)がオン する。このときノード(148)にはパッドを介して

によつてピット線(BL₁)。(BL₁)の電位が反転して決定され「H」→「L」レベルのエラーが発生する。とのように、図示しないペットに印加する正の電位(VD₁)を変化させるととによつて△VH,を変化させ、ピット線(BL₁)。(BL₂)の電位を逆転しやすくすることによつて、「H」→「L」レベルのエラーに対するノイズマージンを測定するととができる。

なお、上記奥施例ではノード (146)と (148) 間 に接続される抵抗 (147)を N+拡散局によつて形成 したがとれをポリシリコンで形成してもよい。

又、上記実施例ではノード(146)から抵抗(147)を介してノード(148)をパッドに接続したが、抵抗(147)を介さずノード(146)を直接パッドに接続してもよい。

又、上配実施例では、ノード(146)は抵抗(147)を介してパッドにのみ接続したが、第6図に変更部分を示したように、ノード(140)を接地電位(Vas)に接続し、ノード(146)を抵抗(147),ノード(148)を介してパッドに接続してもよい。この場合には、

正の電位 (Vp,)が印加されているので、との領位がノード (129c), (130c)に伝達されダミーセルキャバシダ (129a), (130a)は正の電位 (Vp,)にブリチャージされる。次に観み出し助作に入るが、ダミーセル (129), (130)のブリチャージ 質位が接地電位 (Van)ではなく正の電位 (Vp,)であるために、時刻 (t,)でダミーワード 競 (DWL,)が高レベルになり、ノード (130c)とピント 競 (BL,)の 電位 変 化 (ΔVp,) は第5 図(向)に示すように、ブリチャージ電位が接地電位 (Van)である場合のムVpに比べて小さくなる。

したがつて、このときのピット線(BL₁),(BL₂)の電位差(△VH₁)は、ダミーセルキャバシタのブリチャーシ電位が接地電位(Voo)である場合の電位差(△VH)よりも小さくなる。 説み出し効作時に維音によつてメモリセル側のピット線(BL₁)の電位が下がつたり、あるいはダミーセル側のピット線(BL₂)の電位が逆伝すると、センスアンブ(133)

ノード (140) に接続される接地電位 (Vss) は細い 枝配線により接続し、パンドによる電位制御の効 果が及ぶようにした方がよい。

又、上記突施例では、メモリセルキャパシタおよびダミーセルキャパシタの共通になつた電極を電源電圧(Vec)に接続したが、他の電位に接続してもよい。

又、上記契縮例ではFET はNチャンネルエン ハンスメント形としたが、いくつかのFET はデ ブレッション形であつてもよく、またPチャンネ ルやコンプリメンタリMIS(CMIS) であつて もよい。


〔発明の効果〕


以上述べたように本発明では、ダミーセルキャ パシタのブリチャージ電位を外部から制御できる ようにしたので、「H」→「L」レベルとなるエ ラーに対してのノイズマージン測定を容易にする ととができ、テスト時間の短縮およびテスト内容 の簡略化が可能となる効果がある。


4. 図面の簡単な説明


第1 図は従来の半導体メモリ装置の構成を示す 等価回路図、第2 図は第1 図における就み出し時 の各部の電圧放形図、第3 図は各ピント線の電位 変化を示す図、第4 図は本発明の一実施例を示す 半導体メモリ装置の等価回路図、第5 図は本発明 の一実施例による各ピント線の電位変化を示す図、 第6 図は本発明の他の実施例を示す半導体メモリ 装置の等価回路図の一部を示す図である。

なお、図中、同一符号は同一、又は相当部分を 示す。









(0)

(b)

BLI

BLI

BLo

BL 2

BL2

手 敬 補 正 書(自発)

昭和 58年 9 開新

特許庁長官殿

1、専件の表示

特願昭 58-74257号

2、発明の名称

半導体メモリ製置

3. 補正をする者

事件との関係 特許出願人

住所

東京都千代田区丸の内二丁目2番3号

称 (601) 三菱電機株式会社

代表者 片。山 仁 八 郎

4. 代 理 人

住 所

汽京都千代田区丸の内二丁目2番3号

三菱電機株式会社内

(7375)弁理士 大 岩 増 雄 (海熱先 03(213)3421特許部)

氏名 5. 補正の対象

- (1) 明細書の特許請求の範囲の概
- (2) 明細苺の発明の詳細な説明の砌



第6図

131 (Φ, Φ₁) 132 140 146 V69 147 148

6. 補正の内容

- (1) 明細苷の特許額求の範囲を別紙の通り補正す
- (2) 同存第9 頁第8 行の「電圧低下」を「電位低下」と補正する。
- (3) 同暦第10頁第15行の「保護」を「保護」を「保護」と補正する。

以上

別 叛

「(I) 複数のメモリセルキャパシタと、このメモリセルキャパシタにデータを入出力できる第1のピット級と、ダミーセルキャパシタと、このダミーセルキャパシタにデータを入出力できる第2のピット級の電位を入出力とするセンスアンプと、前配ダミーセルキャパシタをプリチャージする絶級ゲート電界効果トランジスタとを有する半導体メモリ装置。

(2)プリチャージ電位を制御する手段は、ドレインがダミーセルキャパシタの一方の電板に接続され、ゲートはクロック電圧が印加される絶録ゲート電界効果トランジスタのソースに側御電圧が印加されるととを特徴とする特許請求の範囲第1項記載の半導体メモリ装置。

(3) 絶級 ゲート 電界効果 トランジスタのソース 化接続されたパットから制御電圧が印加されることを 特徴とする特許簡求の範囲第2項記載の半導体メ モリ装置。

(4)絶縁ゲート電界効果トランジスタのソースに抵抗を介して接続されたパッドから制御電圧が印加されることを特徴とする特許請求の範囲第2項記載の半導体メモリ装置。

(5) 絶録ゲート電界効果トランジスタのソースは扱地電位に接続されると共にパッドから制御電圧が印加されるととを特徴とする特許請求の範囲第2項記載の半導体メモリ装置。 」

以 上